背景・目的

電気的に外部よりプログラムすることにより、自分の目的に最も適合したデジタル回路を構成出来る集積回路は一般にPLDと呼ばれる。このPLDのなかで、最近開発されたPEELと呼ばれるデジタル集積回路は、最も高い性能を持ち、且つ何度でも再プログラム可能であり、従来製品に比べて多用途に使用できる可能性を持っている。取り扱いが容易で従来の既存の装置に比べて格段に安価なPEEL用カスタム集積回路設計用装置の開発を行う。

内容・方法

PEELのプログラマを作製するには色々な手法が考えられるが、本研究では次のような設計基準を設定した。 １）マイクロコンピュータを使用し、キーボードによる論理式の打ち込み方式を採用する。 ２）出来るだけ小型化を目指し、パーソナルコンピュータを使用せずに独立のハードウエアでプログラム可能な装置とする。これにより可搬性を高め、多用途の使用を可能にする。 ３）独立して使用可能であるが、パーソナルコンピュータに非常に簡単に接続して使用可能な構造をとるようにし、より汎用性を高める。 　できるだけ安価で、且つ十分な性能を保持するために、プログラマのCPUとしてはZ80を採用することとする。このCPUの実用例は現在まで非常に多数発表されており、実際の設計のヒントが容易に得られる。ハードウエアの設計は、実際の試作回路についてロジックアナライザを使用し、実用に供するプログラマの設計を進める。装置に必要なソフトウエアは、Personal CAD Systems社のCPULを参考とし、これをPEEL用に編集し直して使用することとした。

結果・成果

図に今回開発したPEEL用設計装置の実例を示す。 PEELとしては最も汎用性のある18CV８と呼ばれる20ピンの集積回路を設計の対象とした。それは、この集積回路が従来型のPALとピン互換性があり、古いPALの高性能化が容易に実行できる利点をもつからである。 Z80 CPUのクロック周波数は分周器により２Mhzにカウントダウンしてあるが、これは雑音の多い環境においても書き込みパルスの確実なタイミングを確保するためである。12Vおよび15Vの再書き込み、プログラム用のパルスは高速用のトランジスタ２個を１組としたemitter-followerパルス発生器を使用し、Z80 PIOを通してプログラムに従ってon,offされるように設計した。キーボードは12キーのものを使用し、表示器としては４digitsDL1414を採用した。 　PEELに対する論理演算子としては、直接的な演算子としてAND,OR,NOTの３つの演算子が使用できるが、Exclusive-ORを直接的に使用する機能はもっていないので、ANDおよびORによって合成されるようなプログラム構成をとっている。また、PEELでは、AND回路がOR回路の前に必ず設置されているので、これによる不都合を除去するプログラム構成とした。図に示した装置は、各種の試行錯誤を繰り返したのちにようやく完成にこぎつけたものであるが、各種のデジタル回路設計に対して確実な動作を行うことが今回実証された。但し、問題点が全くないわけではない。プログラムされていないPEEL素子を回路に搭載したまま、電源をonすると、PEELの一部の接続点が電気的なショックで破壊されるという現象がしばしば発生した。これは事前には予測されなかった現象であり、その点を改良する必要があることがわかった。本装置は、実際には市販されている汎用プログラマの１/10程度の費用で完成させることを目標としたために、使用するハードウエアに極端な簡略化を要求したために、高度な雑音除去防止の工夫を行っていない。 　電源をonした後に、PEELを搭載するという手順を踏めば間違いなく動作する。現在、本装置により、高精度のデジタル電圧計、周波数カウンタ、簡単なA-D変換器等の応用が進行中である。 　また、本装置は、大学におけるdigital electronicsの教育用の装置としても、非常に効果的なものであることが、実際に教育の現場で使用してみて明らかとなった。これも、本装置の有効な利用法である。

今後の展望

先にも述べたように電源の雑音対策は緊急の課題であり、これに対する対策は現在ほぼ完成の状況にある。さらに費用の関係で4 digits displayを使用しているが、表示が読みやすいとは言い難い。現在、液晶表示器も次第に価格が低下してきたので、より読みやすく、理解を容易にする表示形式に変更することが望ましいと思われる。